nabil's site

Unit  Aritmetika  dan  Logika  merupakan  bagian  pengolah  bilangan  dari  sebuah 
komputer. Di dalam operasi aritmetika ini sendiri  terdiri dari berbagai macam operasi 
diantaranya  adalah  operasi  penjumlahan,    pengurangan,  perkalian,  dan  pembagian. 
Mendesain ALU  juga memiliki  cara  yang  hampir  sama  dengan mendesain  enkoder, 
dekoder,  multiplexer,  dan  demultiplexer.  Rangkaian  utama  yang  digunakan  untuk 
melakukan perhitungan ALU adalah Adder. 
Adder 
Rangkaian ALU  (Arithmetic  and  Logic Unit)  yang  digunakan  untuk menjumlahkan 
bilangan  dinamakan  dengan  Adder.  Karena  Adder  digunakan  untuk  memproses 
operasi  aritmetika,  maka  Adder  juga  sering  disebut  rangkaian  kombinasional 
aritmetika. ALU akan dijelaskan lebih detail pada bab 3. Ada 2 jenis Adder : 
1. Rangkaian Adder yang hanya menjumlahkan dua bit disebut Half Adder. 
2. Rangkaian Adder yang menjumlahkan tiga bit disebut Full Adder. 
3. Rangkaian Adder yang menjumlahkan banyak bit disebut paralel Adder 
Half Adder 
Rangkaian  half  adder  merupakan  dasar  penjumlahan  bilangan  biner  yang  masing­ 
masing hanya terdiri dari satu bit, oleh karena itu dinamakan penjumlah tak lengkap. 
1. Jika A=0 dan B=0 dijumlahkan, hasilnya S (Sum) = 0. 
2. Jika A=0 dan B=1 dijumlahkan, hasilnya S (Sum) = 1. 
3.  Jika  A=1  dan  B=1  dijumlahkan,  hasilnya  S  (Sum)  =  0.  dengan  nilai  pindahan 
Cy(Carry Out) = 1. 
Dengan demikian, half adder memiliki 2 masukan (A dan B) dan dua keluaran (S dan 
Cy). 
A  B  S  Cy 
0  0  0  0 
0  1  1   0 
1  0  1   0 
1  1   0  1 

Dari tabel diatas,  terlihat bahwa nilai  logika dari Sum sama dengan nilai  logika dari
gerbang  XOR,  sedangkan  nilai  logika  Cy  sama  dengan  nilai  dari  gerbang  logika
AND.  Dari  tabel  tersebut,  dapat  dibuat  rangkaian  half  adder.

Full Adder 
Full adder mengolah penjumlahan untuk 3 bit bilangan atau lebih (bit tidak terbatas), 
oleh karena itu dinamakan rangkaian penjumlah lengkap. Perhatikan tabel kebenaran 
dari Full adder berikut :
A  B  C  S  Cy 
0  0  0  0  0 
0  0  1  1   0 
0  1  0  1   0 
0  1  1  0   1 
1  0  0  1   0 
1  0  1  0   1 
1  1  0  0   1 
1  1  1  1    1 

Dari tabel diatas dapat dibuat persamaan boolean sebagai berikut : 
C  B  A  C  B  A  C  B  A  C  B  A  S + + + = 
C  B  A  S Å Å = 
C  B  A  C  B  A  C  B  A  C  B  A  Cy + + + = 
Dengan menggunakan peta karnaugh, Cy dapat diserhanakan menjadi : 
Cy = AB + AC + BC